Ya, karena masalah yang diketahui dalam Intel® Quartus® Prime Pro Edition Software versi 17.1 update 2 atau sebelumnya, ketika 3V I/Os di Intel® Stratix® 10 FPGAs ditugaskan ke GND statis dalam desain, Anda mungkin melihat inversi pada pin output.
I/Os 3V terletak di bank I/O 6A,6B,6C,7A,7B,7C, dan tersedia dalam varian densitas dan paket yang berbeda dari Intel® Stratix® 10 perangkat.
Untuk mengatasi hal ini, gunakan input untuk mendorong I/O 3V atau menempatkan penugasan sinyal dalam proses clocked.
Ini dijadwalkan untuk diperbaiki dalam rilis Intel® Quartus® Perangkat Lunak Edisi Prime Pro di masa mendatang.