Masalah ini khusus untuk sistem yang dikembangkan dengan Qsys, karena Pembangun SOPC memetakan sinyal ini dengan benar.
Masalahnya terjadi ketika Anda mengonfigurasi PIO (Parallel I/O) sebagai input saja, dan mengonfigurasinya untuk "Edge capture register". Mode penangkapan edge memerlukan penulisan untuk menghapus sinyal deteksi edge dan karenanya, harus memiliki sinyal "chipselect", "write_n", dan "writedata".
Untuk mengatasi masalah ini, aktifkan Generate IRQ. Saat menggunakan Generate IRQ, sinyal tambahan akan dipetakan di sistem Qsys tingkat atas. IRQ ini tidak perlu terhubung dalam sistem Anda.
Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus® II di masa mendatang.