Masalah Kritis
Jika contoh desain simulasi kekayaan® intelektual (IP) Intel Agilex 3 FPGA DDR4 dihasilkan menggunakan perangkat lunak Intel® Quartus® Prime Edisi Pro versi 19.3 atau yang lebih baru, Anda mungkin akan melihat galat berikut saat melakukan simulasi register transfer level (RTL) menggunakan alat Aldec Riviera-PRO.
Galat: Inisialisasi simulasi gagal.
Kesalahan Fatal: run.do : (4, 1): Eksekusi Skrip dihentikan karena kesalahan.
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.3.