Masalah Kritis
Galat urutan jalur terjadi ketika panjang burst diatur ke 1 di Generator Lalu Lintas modul dalam contoh desain pengujian perangkat keras inti IP Streaming SerialLite III. Ini Stratix V, Arria V GZ, Arria 10, dan Stratix 10 perangkat.
Masalah ini tidak memiliki solusi. Masalah ini akan diperbaiki dalam rilis mendatang.