Anda menentukan nilai shift fase untuk clock keluaran PLL. Namun, perangkat lunak Quartus® II tidak dapat mencapai nilai peralihan fase yang Anda tentukan. Sebaliknya, perangkat lunak Quartus II memilih nilai shift fase terdekat yang tersedia. Jika nilai pergeseran fase yang dipilih oleh perangkat lunak Quartus II dapat diterima, tidak ada yang perlu dilakukan lebih lanjut.
Langkah pergeseran fase yang tersedia tergantung pada periode VCO PLL dibagi dengan 8. Contoh di bawah ini memberikan penjelasan terperinci.
sirip, termasuk PLL: 100 MHz
fout, clock keluaran PLL: 300 MHz (periode: 3,333ns)
Frekuensi VCO: 600 MHz (periode: 1,667ns)
Penghitung M: 6
Shift per langkah fase = 1,667ns / 8 = 208,375ps
Pada clock keluaran PLL 300MHz dengan periode 3,333ns, 208,375ps setara dengan 22,5 derajat per langkah.
Kesimpulannya, resolusi shift fase untuk PLL dapat diubah dengan menyesuaikan frekuensi VCO.