ID Artikel: 000077084 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/11/2012

Apakah ada masalah dengan input LVDS dengan model pemberhentian pada chip (OCT) IBIS untuk perangkat Stratix V, Arria V, dan Cyclone V?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ya, saat menggunakan perangkat lunak Quartus® II untuk menghasilkan model IBIS awal untuk perangkat Stratix® V, Arria® V, dan Cyclone® V, model input diferensial dengan OCT diferensial diaktifkan tidak akan berfungsi dengan benar. Ini termasuk semua standar I/O diferensial seperti LVDS, mini-LVDS, dan RSDS.

    Ada pergeseran DC pada sinyal LVDS yang diterima yang memengaruhi titik persimpangan sinyal positif dan negatif membuat model tidak dapat digunakan.

    Resolusi

    Anda dapat menempatkan resistor 100 ohm langsung di seberang pin input penerima diferensial tanpa menggunakan saluran transmisi antara resistor dan pin penerima.  Ini akan mereplikasi fungsi OCT diferensial secara erat.

    Masalah ini dijadwalkan untuk diperbaiki pada versi akhir model IBIS perangkat yang akan tersedia dalam rilis perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 15 produk

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.