Anda mungkin melihat penundaan tRCD yang lebih besar dari perkiraan pada pengontrol memori quarter-rate DDR3 UniPHY saat transaksi dihasilkan oleh clock controller, yang berjalan pada seperempat clock rate memori (1 ctl_clk = 4 mem_ck).
Pengontrol memiliki kemampuan untuk mengeluarkan 2 perintah per clock pengontrol, perintah satu baris seperti ACTIVATE atau PRECHARGE dan perintah satu kolom seperti WRITE atau READ. Ketika tRCD adalah 11 yang mengacu pada 11 mem_ck atau 2,75 (11/4) ctl_clk.
Nilai ini dibulatkan ke atas menjadi 3 ctl_clk atau 12 mem_ck. Selain itu, setiap clock pengontrol dapat dibagi menjadi empat fase, satu fase untuk setiap siklus mem_ck yang terjadi per clock kontroler. Pengontrol dirancang untuk mengirim perintah baris selama fase satu dan perintah kolom selama fase tiga dari setiap siklus clock pengontrol. Ini menambahkan tambahan 2 mem_ck penundaan ke tRCD. Untuk contoh ini, penundaan akhir untuk tRCD adalah 12, 2, atau 14 mem_ck.