ID Artikel: 000077163 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/08/2015

Apakah saya perlu drive fftpts_in inti FFT Intel® FPGA IP bahkan jika saya tidak mengubah ukuran blok?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin menerima galat sumber (tidak ada SOP, kehilangan EOP) saat mencoba memproses data melalui inti FFT Intel® FPGA IP ketika fftpts_in tidak didorong atau didorong secara salah.

Resolusi

fftpts_in harus didorong, bahkan jika seseorang tidak mengubah ukuran blok secara dinamis. Untuk implementasi ukuran blok tetap, ia harus didorong untuk mencocokkan panjang transformasi yang dipilih di editor parameter.

Produk Terkait

Artikel ini berlaku untuk 25 produk

Stratix® V GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Intel® MAX® 10 FPGA
Stratix® V E FPGA
Stratix® IV GX FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Cyclone® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® IV GX FPGA
Cyclone® V SX SoC FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Intel® Arria® 10 GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.