ID Artikel: 000077271 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 25/02/2013

Galat (169058): HiSpi standar I/O pada pin I/O input tidak dapat memiliki pengaturan diferensial opsi logika Pemberhentian

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam versi perangkat lunak Quartus® II 12.1 dan sebelumnya, Anda mungkin menerima pesan galat ini ketika menggunakan standar HiSpi I/O dengan pemberhentian diferensial pada chip (OCT). Masalah ini memengaruhi desain yang menargetkan perangkat Cyclone® V.

    Resolusi

    Untuk mengatasi masalah ini, gunakan standar I/O LVDS.

    Masalah ini telah diperbaiki dimulai dengan perangkat lunak Quartus II versi 12.1 SP1.

    Produk Terkait

    Artikel ini berlaku untuk 6 produk

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.