ID Artikel: 000077316 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/05/2019

Mengapa transceiver perangkat E-Tile Intel® Stratix® 10 tidak mengirim atau menerima data setelah konfigurasi ulang dinamis menggunakan E-Tile Native PHY IP Embedded Streamer untuk memuat profil konfigurasi baru?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Stratix® 10 E-Tile Transceiver Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Prime Pro Edition Intel Quartus versi® 18.1 hingga 19.1, file MIF transceiver E-Tile mungkin tidak diperbarui setelah menekan tombol Buat HDL di Editor Parameter IP PHY Asli E-Tile.

    Anda mungkin melihat satu atau lebih gejala berikut dalam desain Anda sebagai akibat dari masalah ini.

    • Bit status streamer MIF (0x40141[0]) mungkin tetap macet tinggi alih-alih berdenyut tinggi.
    • Bit status streamer MIF (0x40141[0]) mungkin tidak akan pernah berkedip tinggi.
    • Transceiver tidak dikonfigurasi dengan benar, mengakibatkan perilaku mengirim dan/atau menerima yang tidak terduga.

    Resolusi

    Untuk mengatasi masalah ini, Anda dapat mengikuti urutan di bawah ini.

    1) Hapus direktori <ip_name> instans IP PHY Asli E-tile.

    2) Buka E-tile Native PHY IP instance <ip_name>.ip Parameter Editor dan buat HDL.

    3) Kompilasi ulang desain.

    Masalah ini diperbaiki dimulai dengan Perangkat Lunak Intel® Quartus® Prime Pro/Standard Edition versi 19.2

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 MX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.