Dimulai pada perangkat lunak Quartus® II versi 10.1 SP1, ada perubahan pada penerapan PCI Express® IP ketika menggunakan Qsys dan SOPC Builder. Perubahan yang diterapkan koneksi ke ini dan sinyal/port lainnya, di dalam IP, yang melegakan pelanggan dari kebutuhan untuk mengatasinya. Inilah alasan mengapa sinyal/port ini tidak dibawa ke daftar koneksi tingkat atas IP di alat sistem, Qsys dan SOPC Builder.
Sayangnya, implementasi yang mendasar menghasilkan pesan peringatan. Pesan peringatan ini dapat diabaikan dengan aman.
Sinyal / port lain yang dapat menghasilkan pesan peringatan yang sama dan dapat diabaikan dengan aman:
pcie_internal_hip.rc_rx_digitalreset
pcie_internal_hip.tx_deemph_ di mana x = 1 hingga jumlah jalur yang didukung
pcie_internal_hip.tx_margin_ di mana x = 1 hingga jumlah jalur yang didukung
pipe_interface_internal.pll_powerdown_pcs
pipe_interface_internal.rateswitch_pcs
pipe_interface_internal.rateswitchbaseclock_pcs
refclk_conduit.conduit_out_<2:9>
Ini akan diperbaiki dalam rilis perangkat lunak Quartus II di masa mendatang.