ID Artikel: 000077697 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/11/2015

Sinyal tx_lanes_aligned Inti IP 50G Interlaken Mungkin Rusak Secara Tak Terduga pada Arria 10 Perangkat

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Ketika inti IP 50G Interlaken dikonfigurasi pada perangkat Arria 10, mungkin hapus tx_lanes_aligned sinyal secara tak terduga. Masalah ini terjadi karena secara bawaan, inti IP tidak memberikan buffering yang memadai di path dari antarmuka transfer data pengguna TX ke transiver.

    Resolusi

    Untuk menghindari masalah ini, atur nilai BYPASS_LOOSEFIFO RTL parameter terhadap nilai 0. Anda dapat mengedit ilk_core_50g_150/synth/ilk_core_50g.sv atau tentukan nilai 0 untuk parameter ini ketika Anda instantiate inti IP.

    Masalah ini diperbaiki pada inti IP 50G Interlaken versi 15.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.