ID Artikel: 000077800 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 06/01/2016

Galat: pcie_hard_ip_0_pcie_bfm_0: altera_pcie_bfm_qsys tidak mendukung generasi untuk Simulasi VHDL. Generasi tersedia untuk: Simulasi Verilog, Sintesis Quartus

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin mengalami galat ini ketika Anda mencoba menghasilkan testbench VHDL untuk Stratix® IV IP Compiler untuk PCI Express® di bawah Qsys.

    Resolusi

    Untuk menghindari galat ini, gunakan Verilog HDL untuk testbench. Testbench VHDL tidak tersedia untuk desain IV Stratix.

    Masalah ini tidak dijadwalkan untuk diperbaiki.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.