ID Artikel: 000077804 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/01/2016

Mengapa saya tidak dapat membatasi jalur waktu untuk antarmuka periferal HPS SPI saat dialihkan ke fabric FPGA?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Karena masalah dalam perangkat lunak Quartus® II versi 15.0, tidak ada jalur waktu yang tersedia untuk membatasi, antarmuka SPI Altera Arria® 5 dan Cyclone® V SoC saat dialihkan ke FPGA.
    Resolusi Masalah ini diperbaiki di perangkat lunak Quartus II dari versi 15.1.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.