ID Artikel: 000077842 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/06/2014

Mengapa Perangkat ES V GX Stratix saya, desain PHY Asli menunjukkan galat berikut: param PCS RX 10G 'hd_pcs10g_rx_chnl_frmsync_mfrm_length' diatur ke 'mfrm_user_length' ilegal?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    PHY Asli tidak mendukung penggunaan PCS 10G pada perangkat Stratix® V GX ES. Untuk mengatasi masalah ini, Anda harus menggunakan Low Latency PHY atau mengkompilasi untuk perangkat Stratix V GX produksi?

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.