ID Artikel: 000077959 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/10/2011

megafungsi ALTMULT_ADD tidak mendukung VHDL dengan Stratix V

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Megafungsi ALTMULT_ADD tidak mendukung perilaku VHDL model dengan rangkaian perangkat V Stratix.

    Resolusi

    Gunakan kode wrapper simulator bersama dan VHDL untuk menghasilkan Verilog Model simulasi HDL atau simulasi dengan desain yang dihasilkan ClearBox.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.