ID Artikel: 000078016 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/06/2014

Apakah ATX PLL mendukung pengaturan Bandwidth Tinggi di perangkat Stratix® V GX dan Arria® V GZ?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, ATX PLL mendukung pengaturan Bandwidth Tinggi di perangkat Stratix® V GX dan Arria® V GZ ketika Counter L dikalikan dengan Penghitung M kurang dari atau sama dengan 50.

Jika Anda melanggar hal di atas, Anda mungkin mengalami galat internal di tahap Perakit Quartus® II.

Resolusi

Versi masa depan dari dokumentasi Stratix® V GX yang merinci pembatasan ini.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Arria® V GZ FPGA
Stratix® V FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.