ID Artikel: 000078151 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/11/2015

Kemungkinan Pelanggaran Waktu dengan Ping Pong PHY pada Arria 10 Perangkat

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi antarmuka DDR3 dan DDR4 menggunakan Ping Fitur Pong PHY pada Arria 10 perangkat.

    Mengatur pelanggaran waktu untuk transfer dari hard sekunder kontroler memori ke logika inti mungkin terjadi pada antarmuka menggunakan Instantiate dua kontroler yang berbagi opsi PHY Ping-Pong , di memori frekuensi clock lebih cepat dari 1067 MHz.

    Resolusi

    Solusi untuk masalah ini adalah untuk menentukan memori yang lebih lambat frekuensi clock.

    Masalah ini diperbaiki pada versi 15.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.