ID Artikel: 000078208 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/05/2015

Mengapa pembacaan dan penulisan memori gagal ke lokasi BAR yang didukung PCI Express Endpoint saya?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Transaksi baca dan tulis memori mungkin gagal jika Pci Express® Device Identification Class Code Register diatur ke 0.

Kode kelas 0 disediakan untuk perangkat yang dibuat sebelum definisi kode kelas difinalisasi (pra PCI™ 2.0). Akibatnya, ini adalah Kelas Perangkat yang tidak valid untuk PCI Express.

Resolusi

Anda dapat memperoleh kode Kelas Perangkat yang valid dari Kode PCI PCI-SIG® dan Spesifikasi Penugasan ID.

 

Artikel terkait

Produk Terkait

Artikel ini berlaku untuk 19 produk

Arria® II GZ FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Arria® GX FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Stratix® II GX FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.