ID Artikel: 000078296 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/01/2013

Apakah IP Antarmuka Memori Eksternal UniPHY mendukung konfigurasi ulang parameternya secara dinamis?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Tidak, konfigurasi ulang dinamis dari parameter IP UniPHY tidak didukung.

    Resolusi

    IP UniPHY hanya dapat di parameter menggunakan alat manajer plug in megafungsi atau sebagai komponen IP dalam QSYS atau pembangun SOPC.  Jika parameter diubah, parameter tersebut harus diregenerasi.

    Produk Terkait

    Artikel ini berlaku untuk 23 produk

    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SE SoC FPGA
    Stratix® FPGA
    Arria® FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® II GZ FPGA
    Cyclone® V ST SoC FPGA
    Arria® II GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.