ID Artikel: 000078384 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa POSPHY4 v2.1.0 MegaCore selalu berperilaku seakan-akan status clock edge diatur ke "edge negatif"?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi POSPHY4 MegaWizard menyebabkan edge clock status diatur ke "edge negatif" terlepas dari nilai yang dimasukkan dalam MegaWizard.  Ini akan diperbaiki dalam v2.2.0 dari POSPHY4 MegaCore.  Sementara itu, langkah-langkah berikut dapat digunakan untuk mengatasi masalah ini:

1. Di direktori tempat Anda membuat konfigurasi SPI4.2, temukan file yang bernama "posphy4_rx300_mw_wrapper.v".

2. Temukan kelompok baris berikut:

  // Feature : Status Channel Active Edge

  //  Set to '1' for "rstat" to update on the posedge of "rsclk" 

  //  Set to '0' for "rstat" to update on the negedge of "rsclk" 

  parameter posedge_val = 1'b1;

  parameter negedge_val = 1'b0;

  parameter statedge_default = 1'b0 ; 

  wire statedge = statedge_default ;

3. Verifikasi bahwa kawat "statedge" diatur ke 1'b0 untuk clock edge yang jatuh, dan 1'b1 untuk clock status edge yang meningkat.


Untuk informasi lebih lanjut tentang apa Status Clock Edge digunakan, lihat Panduan Pengguna POSPHY4 MegaWizard v2.1.0, tersedia di http://www.altera.com/products/ip/communications/pos_phy/m-alt-posphy4.html.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.