ID Artikel: 000078524 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/11/2014

Mengapa saya melihat data baca tidak valid ketika bus antarmuka memori DSP Builder memiliki NCO atau FIR yang terpasang?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat data baca yang tidak valid di akhir ledakan baca memori atau di akhir pembacaan memori tunggal jika Anda memiliki komponen NCO atau FIR di bus antarmuka memori DSP Builder.

    Resolusi

    Ini karena masalah dengan perangkat lunak Quartus® II.

    Solusinya adalah memindahkan filter NCO atau FIR ke alamat bukan nol.

    Ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus® II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 20 produk

    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Intel® Arria® 10 GT FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Intel® Arria® 10 GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.