Ya, ketika bekerja dengan standar LVDS I/O, properti sinyal LVDS buffer harus menjadi fokus Anda, bukan sumber daya buffer. Selama rentang mode umum dan ayunan tegangan diferensial kompatibel antara kedua perangkat tidak akan ada masalah dan Anda dapat DC mengikutsertakan antarmukanya. Penting untuk menggerakkan buffer dengan tingkat tegangan yang disarankan untuk perangkat tersebut guna memastikan fungsi buffer sebagaimana ditentukan.
Misalnya, pertimbangkan kasus perangkat Stratix® (VCCIO untuk LVDS adalah 3,3V) yang mengendarai perangkat Cyclone® II (VCCIO untuk LVDS adalah 2,5V). Vocm Stratix antara 1,125 V dan 1,375V dengan Vod antara 250 mV dan 550 mV. Penerima Cyclone II memerlukan rentang mode umum di mana saja antara 100mV dan 2.0V dengan ayunan diferensial di mana saja antara 100mV dan 650 mV. Rangkaian sinyal buffer output Stratix LVDS berada dalam rentang sinyal penerima Cyclone II meskipun buffer secara fisik didukung oleh voltase yang berbeda.
Untuk Cyclone II yang mengendarai perangkat Stratix, kami dapat melakukan analisis yang sama. Vocm Cyclone II antara 1,125 V dan 1,375V dengan ayunan diferensial antara 250 mV dan 600 mV. Perhatikan bahwa ini sangat mirip dengan spesifikasi output Stratix LVDS. Penerima Stratix memiliki rentang mode umum antara 1.1V dan 1.6V dengan ayunan diferensial antara 200 mV dan 1.0V. Sekali lagi, spesifikasi pemancar Cyclone II berada dalam spesifikasi penerima Stratix.
Dengan menggunakan analisis di atas, Anda dapat membandingkan spesifikasi LVDS untuk perangkat yang menggunakan pasokan tegangan yang berbeda untuk mendukung buffer diferensialnya untuk memvalidasi antarmuka.