- Tentukan entitas yang dikustomisasi dalam file bahasa deskripsi perangkat keras (HDL).
- Nyatakan clear (
sclr
) dan clock sinkron sebagai input dalam entitas, terlepas dari apakah desain Anda menggunakan sclr dan clock. Input ini akan dialihkan ke pin clock global dan sinkron global pin clear. Jika entitas tidak memerlukan clock dan/atau global synchronous clear, masih menyatakan sinyal ini sebagai input dan membiarkannya tidak terhubung. - Buat berkas .mdl dan simpan di direktori yang sama dengan berkas HDL dari Langkah 1.
- Buat blok subsistem dalam berkas MDL dan berikan nama yang sama dengan entitas yang dikustomisasi.
- Menetapkan input dan keluaran blok subsstem dengan nama yang sama dengan input dan output dari entitas yang dikustomisasi. Anda tidak perlu membuat input di blok subsistem untuk sclr dan clock.
- Dalam blok subsstem, hubungkan semua input dan output ke blok Altbus jenis "Black Box Keluaran Input."
- Dalam blok subsstem, jelaskan fungsi entitas yang dikustomisasi. Untuk menjelaskan fungsionalitas modul kustomisasi, Anda dapat menggunakan blok apa pun dari pustaka yang tersedia (yaitu, pustaka Simulink, Altera® pustaka, pustaka Communications Blockset, dll.).
Bagaimana cara membuat komponen kotak hitam di DSP Builder versi 1.0?
1
Pelepasan tanggung jawab
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.