ID Artikel: 000078658 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 27/08/2013

Mengapa keluaran altddio_out masih berubah ketika port outclocken dihentikan?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Port outclocken untuk ddio_out hanya mengontrol register tinggi dan rendah dan bukan mux output. Mux dikontrol oleh clock yang tidak terjaga. Hkarena output tidak terpengaruh ketika outclocken tidak dapat dipertahankan.

Jika Anda ingin menonaktifkan keluaran, gunakan port pemberdayaan output.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Cyclone® III FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.