ID Artikel: 000078803 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 04/02/2013

Bagaimana cara mengerjakan id slave AXI bit-width untuk komponen slave Qsys?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Id slave AXI™ bit-width ditentukan oleh:

maximum_master_id_width_in_the_interconnect log2(number_of_masters_in_the_same_interconnect)

Misalnya:

Jika slave AXI terhubung ke tiga master AXI dan panjang master ID AXI maksimum dari ketiga master adalah 5 bit, ID slave AXI harus 7 bit:

5 bits 2 bits (log2(3 masters)) = 7

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.