Masalah Kritis
Saat Anda mengaktifkan Aktifkan Deteksi dan Koreksi Kesalahan Aktifkan Opsi logika , register kontrol ECC, register status ECC, dan register alamat galat ECC tidak dapat diakses dari kontroler daftar peta.
Masalah ini memengaruhi semua konfigurasi yang menggunakan berbasis ALTMEMPHY antarmuka dan versi 11.0 atau yang lebih baru dari kontroler performa tinggi II dengan opsi Aktifkan Deteksi Kesalahan dan Logika Koreksi dihidupkan.
Anda tidak dapat mengakses register kontrol ECC, status ECC register, atau error resister ECC pada peta register controller.
Ada dua opsi penanganan masalah untuk masalah ini.
Opsi 1:
Aktifkan Antarmuka Konfigurasi dan Daftar Status saat Anda mengaktifkan opsi Logika Deteksi dan Koreksi Kesalahan .
Opsi 2 (berlaku hanya untuk desain Verilog):
alt_mem_ddrx_controller_st_top.v Buka file
di editor dan ubah baris:
if (CTL_CSR_ENABLED == 1) begin
...
.MEM_IF_DQS_WIDTH (
CFG_MEM_IF_DQS_WIDTH )
) register_control_inst (
Untukif (CTL_CSR_ENABLED == 1) || CTL_ECC_CSR_ENABLED == 1) begin
...
.MEM_IF_DQS_WIDTH (
CFG_MEM_IF_DQS WIDTH ),
.CTL_CSR_ENABLED (
CTL_CSR_ENABLED ),
.CTL_ECC_CSR_ENABLED (
CTL_ECC_CSR_ENABLED )
) register_control_inst (
Masalah ini akan diperbaiki di versi mendatang.