ID Artikel: 000078937 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/11/2011

Simulasi Gagal untuk Desain Stratix V yang Dihasilkan Menggunakan Pembangun SOPC

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Simulasi gagal ketika Anda menggunakan pembangun SOPC untuk menghasilkan Model simulasi HDL verilog atau VHDL untuk desain yang menargetkan Stratix Perangkat V.

    Masalah ini memengaruhi semua penargetan desain Ethernet Tiga Kecepatan Stratix perangkat V.

    Resolusi

    Tidak ada solusi.

    Masalah ini akan diperbaiki dalam versi Triple Speed yang akan datang Fungsi Ethernet MegaCore.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.