Stratix® V Hard IP untuk PCI Express® meminta mitra tautan untuk mengirimkan data Generasi ke-3 menggunakan baik preset 7 atau preset 8 secara bawaan. Tergantung pada karakteristik saluran, menggunakan praset 9 untuk Hard IP yang meminta preset bersama dengan bandwidth penuh untuk mendapatkan frekuensi puncak equalizer dapat memberikan margin mata yang lebih baik pada penerima Hard IP.
Ikuti langkah-langkah di bawah ini untuk menerapkan pekerjaan di sekitarnya.
a) Untuk memodifikasi Hard IP RTL untuk meminta mitra tautannya mengirimkan dengan Gen3 preset 9, ikuti langkah-langkah di bawah ini.
1. Edit hasil altpcie_sv_hip_ast_hwtcl.v berkas yang terletak di \top\synthesis\submodule\
2. Ubah baris berikut dari:
localparam [17:0]gen3_coeff_1 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]: 18\'h7;
localparam [17:0]gen3_coeff_2 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0]: 18\'h8;
localparam [17:0]gen3_coeff_3 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0]: 18\'h7;
localparam [17:0]gen3_coeff_4 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]: 18\'h8;
Untuk
localparam [17:0]gen3_coeff_1 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_2 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_3 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_4 = ( hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]: 18\'h9;
b) Tambahkan penugasan di bawah ini untuk setiap pin transiver untuk PCIe IP yang Anda targetkan dengan perubahan ini.
XCVR_RX_EQ_BW_SEL BW_FULL_12P5 nama set_instance_assignment –ke