ID Artikel: 000079077 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa inti IP PCIe terkunci selama urutan Manajemen Daya?

Lingkungan

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ketika perangkat lunak sistem menghasilkan peristiwa Manajemen Daya, inti PCIe mungkin tidak merespons dengan benar terhadap urutan Manajemen Daya.  Akibatnya, hal ini dapat menyebabkan penguncian sistem atau layar biru.

    Untuk mengatasi masalah ini, pengguna harus hardwire test_in[7] hingga tinggi.

    Masalah ini ada pada perangkat lunak Quartus® II v10.0SP1 dan versi sebelumnya.

    Untuk v10.1, masalah ini telah diperbaiki untuk antarmuka Avalon-ST. Namun, jika inti dibuat dari pembangun SOPC (Avalon-MM), Anda perlu mengatur test_in[7]=1 secara manual untuk mengatasi masalah ini. Masalah ini akan diperbaiki dalam rilis perangkat lunak di masa mendatang.

    Artikel terkait

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Cyclone® IV GX FPGA
    Arria® II GX FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.