ID Artikel: 000079111 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 13/08/2012

Bagaimana cara menghentikan perangkat lunak Quartus II menggabungkan PLL dalam desain saya?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda dapat menonaktifkan penggabungan PLL dalam perangkat lunak Quartus® II dengan menambahkan tugas berikut ke file .qsf Anda:

AUTO_MERGE_PLLS -nama set_global_assignment NONAKTIF

Pengaturan ini juga dapat diakses dari Menu Tugas, dengan mengklik Pengaturan -> Pengaturan Fitter -> Pengaturan yang Lebih Bugar.

Produk Terkait

Artikel ini berlaku untuk 15 produk

Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
Stratix® II FPGA
Stratix® FPGA
Intel® MAX® 10 FPGA
Cyclone® V FPGA dan SoC FPGA
FPGA Cyclone® IV
Cyclone® III FPGA
Cyclone® II FPGA
Cyclone® FPGA
Intel® Arria® 10 FPGA dan SoC FPGA
Arria® V FPGA dan SoC FPGA
FPGA Arria® II
Arria® GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.