ID Artikel: 000079245 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 04/10/2013

Untuk apa port afi_reset_export_n digunakan?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • DDR3 SDRAM Controller dengan UniPHY Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Untuk apa port afi_reset_export_n digunakan?

    Resolusi

    Dimulai dengan perangkat lunak Quartus® II versi 13.0, pengontrol memori dengan UniPHY IP menghasilkan port tambahan afi_reset_export_n ketika berbagi PLL tidak diaktifkan atau berbagi PLL diatur ke master.

    Port ini merupakan duplikasi dari port afi_reset_n dan dapat dihubungkan ke port afi_reset_n PLL yang berbagi slave controller. Jika PLL tidak dibagi, port afi_reset_export_n dapat dibiarkan mengambang. Port output afi_reset_n masih harus digunakan untuk menyambungkan ke logika pengguna.

    Lihat contoh desain yang dihasilkan dengan UniPHY IP untuk contoh bagaimana port ini digunakan.

    Produk Terkait

    Artikel ini berlaku untuk 20 produk

    Cyclone® V SX SoC FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® II GZ FPGA
    Arria® V GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.