Galat ini dapat terjadi pada perangkat lunak Quartus® II versi 8.1, jika kode HDL Anda menyinkronkan RAM dua port yang sebenarnya, tetapi salah satu port data output tidak terhubung dalam desain Anda.
Untuk mengatasi galat ini, hubungkan port data output yang tidak terhubung untuk mendaftar di kode HDL Anda.
Perhatikan bahwa jika register ini tidak memiliki kipas, Anda dapat menggunakan noprune
atribut sintesis atau opsi logika Preserve Fan-out Free Register Node , untuk mencegah register dihapus selama sintesis. Lihat bab Sintesis Terintegrasi Quartus II dari Buku Panduan Quartus II untuk detail tentang atribut atau opsi logika ini.
Masalah ini telah diperbaiki dimulai dengan perangkat lunak Quartus II versi 10.0.