Deskripsi
Untuk simulasi prakompilasi, lakukan langkah-langkah berikut.
1. Buat desain Anda di perangkat lunak MAX PLUS II.
2. Buat direktori baru di direktori kerja lokal Anda.
3. Salin desain Anda .vhd ke direktori baru.
4. Sebelum mengkompirasi .vhd< file, create a
design library to hold the compilation results by typing the
following command at a UNIX or PC prompt. A subdirectory will
be created in your current working directory.
vlib 5. Kompilasi Berkas .vhd dengan mengetik berikut
Perintah:
vcom .vhd
6. Memanggil simulator, dengan mengetik perintah berikut:
vsim
Untuk simulasi pascakompilasi, buat desain di MAX PLUS II,
kompilasi, kemudian gunakan File Output VHDL yang dihasilkan (.vho)
untuk menyelesaikan langkah 2 hingga 6.
Lingkungan
BUILT IN - ARTICLE INTRO SECOND COMPONENT