ID Artikel: 000079758 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 01/01/2015

Kesalahan: <system name="">.hps_0: FPGA "frekuensi clock &lt;0,1,2&gt; S2FCLK_USER&lt;0,1,2&gt;CLK_FREQ &gt; - 100.0</system>

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Quartus® II versi 14.0, Qsys salah membatasi frekuensi minimum HPS User Clocks ke frekuensi clock referensi eksternal (OSC1/2).


     

    Resolusi

    Untuk mengatasi masalah ini, edit pengaturan PLL secara manual untuk clock pengguna di berkas /generated/pll_config.h sebelum dijalankan untuk membangun perangkat lunak pre loader.

    Lihat Halaman Kustomisasi Clocking Preloader di www.Rocketboards.org untuk informasi tentang pengeditan secara manual pll_config.h

    Masalah ini telah diatasi untuk rilis Perangkat Lunak Quartus II berikutnya

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.