Masalah Kritis
Masalah ini memengaruhi antarmuka VHDL pada Arria 10 perangkat, disimulasikan dengan ModelSim-SE.
Pada Arria 10 perangkat, antarmuka yang dihasilkan dalam VHDL mungkin gagal simulasi dengan ModelSim-SE.
Solusi untuk masalah ini adalah dengan mensimulasikan antarmuka
menggunakan vsim dengan -novopt
opsi.
Masalah ini akan diperbaiki di versi mendatang.