ID Artikel: 000079907 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/07/2014

Port perintah HPS SDRAM Controller mana yang terkait dengan antarmuka AXI mana?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Pengontrol Cyclone® V dan Arria® V HPS SDRAM memungkinkan hingga 3 antarmuka AXI™. Berikut ini menunjukkan pemetaan port perintah pengontrol SDRAM ke saluran baca/tulis antarmuka AXI.

    • Port perintah 0: f2h_sdram0 perintah Baca AXI
    • Port perintah 1: f2h_sdram0 perintah tulis AXI
    • Port perintah 2: f2h_sdram1 perintah Baca AXI
    • Port perintah 3: f2h_sdram1 perintah tulis AXI
    • Port perintah 4: f2h_sdram2 perintah Baca AXI
    • Port perintah 5: f2h_sdram2 perintah AXI Write

    Resolusi

    Informasi ini disertakan dimulai dengan rilis 15.1 dari Buku Pegangan Arria® V dan Cyclone® V.

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.