ID Artikel: 000079984 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 01/05/2013

Pin I/O Tertentu Harus Dialihkan untuk Operasi Kontroler Memori Keras Cyclone V

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk DDR2, DDR3, dan LPDDR2.

    File pin-out Cyclone V mengidentifikasi beberapa pin I/O umum yang harus Anda hubungkan ke tanah saat menggunakan antarmuka memori keras pada perangkat Cyclone V. Jika Anda tidak menggiling pin ini, desain Anda mungkin mengalami peningkatan tangkai silang dari I/Os tetangga, atau mengurangi kemampuan frekuensi maksimum.

    Resolusi

    Tidak ada solusi untuk masalah ini.

    Masalah ini tidak akan diperbaiki.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Cyclone® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.