Nama File Keliru dalam Deskripsi Testbench CPRI 10.1 di Panduan Pengguna Fungsi MegaCore CPRI

Dalam bab Testbenches Panduan Pengguna Fungsi CPRI MegaCore, dalam instruksi untuk bersiaplah untuk menyimulasikan file HDL Verilog dengan ModelSim SE, beberapa nama file akhiran salah. Namun, perhatikan bahwa erratum Tidak Dapat Mensimulasikan Fungsi MegaCore CPRI dalam supersedes HDL Verilog masalah ini.

Masalah ini memengaruhi testbench yang disimulasikan dalam HDL Verilog dengan ModelSim SE.

Masalah ini tidak memiliki dampak desain. Ini hanya memengaruhi testbench disimulasikan dalam HDL Verilog dengan ModelSim SE.

Untuk memperbaiki masalah ini, dalam instruksi panduan pengguna untuk mempersiapkan untuk menyimulasikan file HDL Verilog dengan ModelSim SE, ikuti langkah-langkah berikut.

• Ganti semua contoh cpri_top_level.v dengan cpri_top_level.vo.
• Ganti semua contoh tb_altera_cpri[_<variasi>].v dengan tb_altera_cpri[_<variasi>].vhd.

Namun, perhatikan bahwa erratum Tidak Dapat Mensimulasikan Fungsi MegaCore CPRI dalam supersedes HDL Verilog masalah ini.

Masalah ini diperbaiki pada versi 11.0 dari Panduan Pengguna Fungsi MegaCore CPRI.