ID Artikel: 000080427 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 25/01/2019

Mengapa saya mendapatkan peringatan "Menimpa definisi sebelumnya" ketika menginspeksi beberapa contoh IP.

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    25G Ethernet Intel® FPGA IP
    Ethernet
    Low Latency 100G Ethernet Intel® FPGA IP untuk Arria® 10 dan Stratix® V
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam versi perangkat lunak Intel® Quartus® Prime, 18.1 dan sebelumnya, menginsentasikan beberapa contoh IP ini dapat menyebabkan peringatan yang lebih bugar dari format berikut: "Menggantikan definisi sebelumnya dari modul xyz". Ketika IP memiliki konfigurasi yang berbeda, hal ini dapat memengaruhi fungsiONALITAS IP.

Ethernet 100G Latensi Rendah Intel® Stratix® IP 10 FPGA, Ethernet 25G Intel® Stratix® IP 10 FPGA, H-Tile Hard IP untuk Ethernet Intel® Stratix® IP FPGA 10 dan IP Keras E-Tile untuk Ethernet Intel® Stratix® 10 FPGA IP

Resolusi

Masalah ini telah diperbaiki dimulai pada revisi Intel® Quartus® Prime v18.1.1.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 TX FPGA
Intel® Stratix® 10 SX SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.