ID Artikel: 000080465 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 03/06/2019

Peringatan: (vsim-3473) Contoh komponen "<uart ip="" instance="" name=""> : my_uart_testip_rs232_0" tidak terikat</uart>

Lingkungan

    Intel® Quartus® Prime Edisi Standard
    RS232 UART Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Perangkat Lunak Quartus® Prime versi 18.1 Pembaruan 1 dan sebelumnya, Anda mungkin melihat pesan Peringatan untuk komponen tidak terikat 'MY_UART_TESTIP_RS232_0' dalam file log simulator saat menjalankan simulasi untuk RS232 UART IP dengan file simulasi yang dihasilkan dalam VHDL. Ini karena kehilangan beberapa file IP untuk simulasi.

Resolusi

Untuk mengatasi masalah ini, pilih Verilog saat membuat berkas simulasi IP RS232 UART di Platform Designer.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.