ID Artikel: 000080478 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 07/10/2020

Galat Internal: Sub-sistem: LAB, File: /quartus/legality/lab/lab_nd_config_creator_module.cpp, Baris: 1062 ALE ilegal terdeteksi.

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di perangkat lunak Intel® Quartus® Prime edisi Pro versi 20.1 dan 20.2, Anda mungkin melihat galat internal ini selama tahap yang lebih bugar. Masalah ini hanya terjadi pada desain yang menargetkan eSRAM Intel® Stratix® 10 FPGA IP.

    Resolusi

    Untuk mengatasi masalah ini, lakukan tindakan berikut

    1. buka /esram_1914/synth/_1914_<>.sv

    2. temukan sinyal c0_sd_n_0_reg dan lepaskan altera_attribute sebagai berikut.

    (sebelumnya)           (* altera_attribute = sintesis logika "-name FORCE_HYPER_REGISTER_FOR_UIB_ESRAM_CORE_REGISTER ON"*) dont_merge c0_sd_n_0_reg/* */;

    (setelah) c0_sd_n_0_reg/* logika sintesis dont_merge */;

    3. ulangi perubahan yang sama untuk semua sinyal lain yang c1_sd_n_0_reg c7_sd_n_0_reg jika Anda menggunakan saluran eSRAM lainnya.

     

    Masalah ini telah diperbaiki dimulai dengan versi 20.3 dari perangkat lunak edisi Intel® Quartus® Prime Pro.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.