ID Artikel: 000080672 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 19/06/2019

Mengapa Ethernet 25G Intel® FPGA IP contoh desain dengan opsi "Enable 10G/25G dynamic rate switching" diaktifkan dan "Enable RS-FEC" dinonaktifkan secara tidak terduga selama simulasi Mentor* ModelSim*?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • 25G Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dengan Intel® FPGA IP Ethernet 25G di Intel® Quartus® edisi Prime Pro versi 18.1, contoh desain dengan "Aktifkan dinamika 10G/25G
    opsi pengalihan laju" diaktifkan dan opsi "Aktifkan RS-FEC" yang dinonaktifkan dapat berhenti secara tidak terduga selama simulasi dalam simulator Mentor* ModelSim*.

    Transkrip modelsim akan berhenti pada tahap simulasi di bawah ini:
    # Beralih ke mode 25G: Mulai Konfigurasi Ulang 25G
    # Beralih ke mode 25G: Akhir Konfigurasi Ulang 25G
    #Waiting untuk perataan RX

    Resolusi

    Tidak ada solusi untuk masalah ini.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® perangkat lunak Prime Pro versi 19.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.