ID Artikel: 000080757 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/02/2013

Desain DDR3 Kuartal yang Menargetkan Perangkat Arria V pada 667 MHz Mungkin Gagal Mengatur Waktu

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk DDR3.

    Desain DDR3 kuartal yang menargetkan perangkat Arria V dan berjalan pada 667 MHz mungkin tidak memenuhi persyaratan waktu pada alamat dan perintah dan baca jalur penangkapan.

    Resolusi

    Solusi untuk masalah ini adalah menambahkan batasan berikut ke berkas SDC:

    jika {} { foreach { ck_pin } { set_clock_uncertainty -dari [get_clocks ] -ke [get_clocks ] -add -hold 0,200 }}

    Selain itu, direkomendasikan juga komponen memori kelas kecepatan 800 MHz.

    Masalah ini akan diperbaiki dalam rilis mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Arria® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.