ID Artikel: 000080820 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 03/01/2017

Mengapa Stratix 10 Hard IP untuk PCI Express, dikonfigurasi dalam mode Gen3, masuk ke status Pemulihan beberapa kali ketika mengubah kecepatan ke Gen3?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    STRATIX® 10 L-Tile Hard IP untuk inti PCI Express yang® dikonfigurasi dalam mode Gen3 dapat menjalani beberapa siklus Pemulihan saat mengubah kecepatan ke Gen3.  Setelah beberapa siklus Pemulihan, tautan stabil di status L0.  Tautan awal hingga Generasi ke Generasi ke-3 tidak terpengaruh. Siklus Pemulihan hanya terjadi pada perubahan kecepatan berikutnya setelah pelatihan tautan awal ke Gen3.

    Resolusi

    Masalah ini tidak diperbaiki di L-Tile.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.