Karena masalah di Intel® Quartus® Prime Edisi Pro versi 20.2 dan sebelumnya & Intel® Quartus® Prime Edisi Standar versi 20.1 dan sebelumnya, Anda mungkin melihat galat sintesis berikut jika ada 2 contoh Generic Serial Flash Interface Intel® FPGA IP.
Galat (10228): Galat HDL Verilog pada try_intel_generic_serial_flash_interface_top_1_qspi_inf_inst.sv(879): modul "adapter_8_1" tidak dapat dinyatakan lebih dari sekali.
Untuk mengatasi masalah ini, buat komponen kustom dalam desainer platform berdasarkan file HDL yang dihasilkan oleh IP. Modifikasi nama modul yang memiliki nama konflik, seperti modul "adapter_8_1".
Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® perangkat lunak Prime Edisi Pro versi 20.3 dan Intel® Quartus® Prime Edisi Standar versi 21.1.