ID Artikel: 000080946 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 04/08/2020

Galat (10228): Galat HDL Verilog pada try_intel_generic_serial_flash_interface_top_1_qspi_inf_inst.sv(879): modul "adapter_8_1" tidak dapat dinyatakan lebih dari sekali.

Lingkungan

  • Intel® Quartus® Prime Edisi Standard
  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Prime Edisi Pro versi 20.2 dan sebelumnya & Intel® Quartus® Prime Edisi Standar versi 20.1 dan sebelumnya, Anda mungkin melihat galat sintesis berikut jika ada 2 contoh Generic Serial Flash Interface Intel® FPGA IP.

    Galat (10228): Galat HDL Verilog pada try_intel_generic_serial_flash_interface_top_1_qspi_inf_inst.sv(879): modul "adapter_8_1" tidak dapat dinyatakan lebih dari sekali.

    Resolusi

    Untuk mengatasi masalah ini, buat komponen kustom dalam desainer platform berdasarkan file HDL yang dihasilkan oleh IP. Modifikasi nama modul yang memiliki nama konflik, seperti modul "adapter_8_1".

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® perangkat lunak Prime Edisi Pro versi 20.3 dan Intel® Quartus® Prime Edisi Standar versi 21.1.

    Produk Terkait

    Artikel ini berlaku untuk 9 produk

    FPGA Cyclone® IV
    Intel® MAX®
    Stratix® V FPGA
    Cyclone® V FPGA dan SoC FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Cyclone® 10 LP FPGA
    Arria® V FPGA dan SoC FPGA
    Stratix® IV FPGA
    FPGA Arria® II

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.