Masalah Kritis
Deskripsi
Dalam desain yang berisi beberapa Blok PMA dengan LVDS I/O, Saluran LVDS dari berbagai fungsi MegaCore Ethernet Kecepatan Tiga Kali lipat gagal berbagi PLL umum.
Masalah ini memengaruhi desain yang berisi Stratix II, Stratix Ii GX, Stratix III dan Stratix IV E/GX perangkat keluarga.
Resolusi
Tidak ada solusi. Masalah ini diperbaiki pada versi 11.0 dari Triple-Speed Fungsi Ethernet MegaCore.