ID Artikel: 000081618 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/08/2012

Mengapa megafungsi Shift Register (berbasis RAM) saya gagal dalam simulasi tingkat gerbang dan verifikasi perangkat keras?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Quartus® II versi 10.1 SP1 dan sebelumnya, Plug-In MegaWizard™ Shift Register (berbasis RAM) memungkinkan Anda untuk menggunakan port clken pada megafungsi ketika MLAB dipilih sebagai jenis blok memori. Blok memori MLAB tidak cocok untuk menerapkan register shift menggunakan port clken. Hal ini dapat mengakibatkan kegagalan selama simulasi tingkat gerbang atau verifikasi perangkat keras register shift.

    Untuk mengatasi masalah ini, pilih jenis blok memori lainnya saat menerapkan megafungsi Shift Register (berbasis RAM) menggunakan port clken.

    Port clken dinonaktifkan ketika MLAB dipilih sebagai jenis blok memori dalam wizard Shift Register (berbasis RAM) yang dimulai dengan perangkat lunak Quartus II versi 11.0.

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Stratix® III FPGA
    Arria® II GX FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.