ID Artikel: 000081652 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/05/2014

Apakah ada spesifikasi waktu konfigurasi maksimum untuk mode konfigurasi Passive Serial (PS) atau Fast Passive Parallel (FPP)?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Tidak ada spesifikasi waktu konfigurasi maksimum untuk mode konfigurasi Passive Serial (PS) atau Fast Passive Parallel (FPP).  Oleh karena itu, Anda dapat menjeda DCLK selama konfigurasi PS atau FPP atau menggunakan frekuensi yang sangat rendah untuk DCLK tanpa menyebabkan kegagalan konfigurasi karena waktu habis.

Artikel terkait

Produk Terkait

Artikel ini berlaku untuk 29 produk

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.