ID Artikel: 000082192 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 15/10/2013

Peringatan (332174): Filter yang diabaikan pada <variation name="">_p0.sdc(679): _UNDEFINED_PIN__driver_core_clk tidak dapat dicocokkan dengan clock</variation>

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ketika Anda menggunakan kontroler memori keras dalam perangkat lunak Quartus® II versi 12.0sp2 dan mengkompirasi file yang dihasilkan oleh Qsys atau file di folder alih-alih <variation name>_example_design/example project folder yang dihasilkan oleh IP Megawizard, Anda mungkin mendapatkan peringatan berikut.

    Warning (332174): Ignored filter at _p0.sdc(679): _UNDEFINED_PIN__driver_core_clk could not be matched with a clock

    pll_driver_core_clk adalah clock driver hanya untuk contoh proyek. Jika Anda tidak menggunakan contoh proyek, Quartus tidak mengenali clock driver dalam logika pengguna. Hal ini menyebabkan munculnya peringatan.

    Resolusi

    Anda dapat dengan aman mengabaikan peringatan dan membuat batasan waktu Anda sendiri untuk clock referensi PLL.

    Masalah ini telah diperbaiki pada perangkat lunak Quartus II versi 13.0.

    Produk Terkait

    Artikel ini berlaku untuk 11 produk

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.